图1：Fe-NAND闪存用FeFET的光学显微镜照片。栅长3μm，栅宽50μm

图2：具有MFIS栅层叠结构的n沟道型

图3：Fe-NAND闪存的阵列结构

图4：数据写入后、删除后、干扰写入后的数据保存特性

图5：耐擦写性

　
　　日本产业技术综合研究所（产综研）与东京大学，联合研制出了采用强电介质栅极电场效应晶体管（Ferroelectric gate field-effect transistor：FeFET）的NAND闪存存储单元。可擦写1亿次以上，写入电压为6V以下。而此前的NAND闪存存储单元只能擦写1万次，且写入电压为20V。以往的NAND闪存只能微细化到30nm左右，而此次的存储单元技术还可以支持将来的20nm和10nm工艺技术。

　　此次，通过调整p型Si底板沟道中所注入杂质的条件，使NAND闪存单元达到了最佳阈值。利用脉冲激光蒸镀法在该底板上制成约10nm的高电介质Hf-Al-O薄膜和约400nm的强电介质SrBi2Ta2O9薄膜后，再形成约200nm的金属Pt薄膜。利用光刻技术，形成栅极、源极、漏极等底板的各电极，并制成具有金属-强电介质-绝缘体-半导体（MFIS）栅极层叠结构的n沟道型FeFET（图2）。

　　以FeFET为存储单元，构成了与现有NAND闪存相同的阵列（Fe-NAND闪存）（图 3），并研究了可进行数据写入、全部删除及读取的电压加载条件。加载不同脉冲幅的写入及删除电压，对阈值电压进行测量，结果发现加载10μs、6V的高速低压脉冲时，也完全可以辨别对应两种存储状态的阈值电压。另外，通过对FeFET施加存储单元进行写入/读取时相邻存储单元所承受的电压负荷条件（干扰写入/干扰读取），研究了阈值电压的变化，从而得知了相邻存储单元的存储数据不会被误擦写的电压条件。

　　还分别研究了数据写入后、删除后及干扰写入后的数据保存特性，结果表明该FeFET有望实现10年的数据保存期（图4）。分别加载1亿次10μs、6V的写入及删除电压脉冲以研究FeFET的阈值电压变化。加载1亿次脉冲后，阈值电压未出现大幅变化（图5），从而证明其具有1亿次以上的耐擦写能力。由于该Fe-NAND闪存中不存在浮遊栅，因此邻接存储单元间不会产生容量耦合噪音。综合以上试验结果，得出30nm工艺以后的20nm及10nm工艺的高集成非易失性存储器能够实现的结论。

　　今后将进一步开发FeFET微细化和集成化技术。另外，还将着手从事Fe-NAND闪存阵列的电路设计和制作，用以验证FeFET的工作状态。

　　产综研与东京大学将于2008年5月18～22日在法国举行的第23届非易失性半导体存储器专题讨论会（23rd IEEE NVSMW/3rd ICMTD‘08）上公布此次的成果。

　　温馨提示：如果您想了解更多产品信息请进入“产品库”频道，了解更多产品价格信息请进入“报价”频道。如果您对相关产品信息有任何意见与建议，或有好的资讯线索，请您及时与我们联系，网站热线电话：024-81362829。本频道编辑电子信箱：memory@sanhaostreet.com。您在购买产品时向经销商提及“在网上三好街网站获得的信息”将会享受更好的服务与优惠的价格。